美國(guó)科研團(tuán)隊(duì)近日宣布成功研制出一款突破性三維計(jì)算機(jī)芯片，其垂直堆疊架構(gòu)為人工智能硬件發(fā)展開(kāi)辟了全新路徑。這款由多所頂尖高校與半導(dǎo)體企業(yè)聯(lián)合開(kāi)發(fā)的原型芯片，在性能測(cè)試中展現(xiàn)出遠(yuǎn)超傳統(tǒng)平面芯片的顯著優(yōu)勢(shì)，標(biāo)志著芯片制造技術(shù)邁入立體化新紀(jì)段。

與傳統(tǒng)二維芯片將所有組件布局在單一平面的設(shè)計(jì)不同，新型芯片采用類(lèi)似摩天大樓的垂直分層結(jié)構(gòu)。研究團(tuán)隊(duì)通過(guò)將超薄計(jì)算單元與存儲(chǔ)單元進(jìn)行立體堆疊，配合高密度垂直互連線路，構(gòu)建出前所未有的數(shù)據(jù)傳輸通道。這種架構(gòu)使芯片內(nèi)部的數(shù)據(jù)傳輸效率得到質(zhì)的飛躍，有效解決了長(zhǎng)期困擾行業(yè)的數(shù)據(jù)搬運(yùn)瓶頸問(wèn)題。

實(shí)驗(yàn)數(shù)據(jù)顯示，在相同制程工藝下，該三維芯片的運(yùn)算性能較二維同類(lèi)產(chǎn)品提升近4倍。更值得關(guān)注的是，計(jì)算機(jī)仿真模型預(yù)測(cè)，當(dāng)堆疊層數(shù)增加至特定數(shù)值時(shí)，芯片處理人工智能任務(wù)的效率可提升達(dá)12倍。這種性能躍升在基于meta開(kāi)源LLaMA模型的測(cè)試中得到驗(yàn)證，顯示出在真實(shí)AI應(yīng)用場(chǎng)景中的巨大潛力。

研發(fā)團(tuán)隊(duì)特別強(qiáng)調(diào)了新架構(gòu)對(duì)突破"內(nèi)存墻"限制的關(guān)鍵作用。傳統(tǒng)芯片因內(nèi)存與計(jì)算單元分離設(shè)計(jì)，導(dǎo)致數(shù)據(jù)傳輸速度遠(yuǎn)落后于處理速度，形成制約系統(tǒng)性能的"內(nèi)存墻"效應(yīng)。新型芯片通過(guò)垂直集成存儲(chǔ)與計(jì)算單元，使數(shù)據(jù)傳輸路徑縮短90%以上，配合密集的垂直互連通道，實(shí)現(xiàn)了數(shù)據(jù)搬運(yùn)速度與處理速度的同步提升。

能效表現(xiàn)同樣令人矚目。測(cè)試表明，該芯片在提升吞吐量的同時(shí)，單位操作的能耗顯著降低。這種性能與能效的雙重突破，得益于其獨(dú)特的立體架構(gòu)設(shè)計(jì)——通過(guò)縮短數(shù)據(jù)傳輸距離和增加并行傳輸通道，在提升運(yùn)算速度的同時(shí)減少了能量損耗。研究團(tuán)隊(duì)稱(chēng)這種設(shè)計(jì)為"計(jì)算領(lǐng)域的曼哈頓計(jì)劃"，強(qiáng)調(diào)其在有限空間內(nèi)實(shí)現(xiàn)資源高度集成的創(chuàng)新性。

參與研發(fā)的工程師指出，這款芯片的成功制造具有里程碑意義。雖然學(xué)術(shù)界此前已開(kāi)展過(guò)三維芯片研究，但此次是首次在商業(yè)晶圓代工廠實(shí)現(xiàn)具備明確性能優(yōu)勢(shì)的量產(chǎn)化制造。這標(biāo)志著三維芯片技術(shù)從實(shí)驗(yàn)室走向?qū)嶋H應(yīng)用邁出關(guān)鍵一步，為未來(lái)人工智能硬件發(fā)展提供了可復(fù)制的技術(shù)范式。

據(jù)技術(shù)文檔披露，該芯片采用創(chuàng)新性的垂直互連密度控制技術(shù)，在微米級(jí)尺度上實(shí)現(xiàn)了存儲(chǔ)與計(jì)算單元的精密交織。這種設(shè)計(jì)不僅提升了數(shù)據(jù)傳輸效率，還通過(guò)優(yōu)化信號(hào)路徑降低了信號(hào)干擾，為高密度集成提供了可靠保障。研發(fā)團(tuán)隊(duì)正在探索更高層數(shù)的堆疊方案，預(yù)計(jì)將帶來(lái)更為顯著的性能提升。