據(jù)科技行業(yè)消息，英偉達(dá)正聯(lián)合meta、三星電子及SK海力士等企業(yè)，共同研發(fā)一項(xiàng)突破性技術(shù)方案：將GPU核心直接集成至下一代高帶寬存儲(chǔ)器（HBM）中，以應(yīng)對(duì)人工智能運(yùn)算性能提升的迫切需求。這一創(chuàng)新架構(gòu)若實(shí)現(xiàn)，將顛覆傳統(tǒng)計(jì)算設(shè)備中內(nèi)存與處理器分離的設(shè)計(jì)模式。

多位產(chǎn)業(yè)分析師指出，meta與英偉達(dá)已啟動(dòng)技術(shù)可行性論證，并就合作細(xì)節(jié)與兩家韓國(guó)存儲(chǔ)巨頭展開(kāi)密集磋商。該方案的核心突破在于將GPU運(yùn)算單元嵌入HBM的基底裸片層——這一傳統(tǒng)上僅負(fù)責(zé)數(shù)據(jù)通信的底層模塊，通過(guò)物理層面的深度融合，使計(jì)算與存儲(chǔ)功能在單一芯片內(nèi)完成協(xié)同。

作為專為AI大模型設(shè)計(jì)的存儲(chǔ)解決方案，HBM通過(guò)垂直堆疊多層DRAM芯片實(shí)現(xiàn)超高帶寬。當(dāng)前量產(chǎn)的HBM3E產(chǎn)品中，基底裸片主要承擔(dān)內(nèi)存控制器功能，而即將于2025年投入量產(chǎn)的HBM4將進(jìn)一步集成更復(fù)雜的控制邏輯。此次提出的"存內(nèi)計(jì)算"架構(gòu)，則代表技術(shù)演進(jìn)的重大跨越：將原本獨(dú)立于存儲(chǔ)器的GPU運(yùn)算模塊分解，將部分關(guān)鍵計(jì)算單元直接遷移至HBM內(nèi)部。

技術(shù)團(tuán)隊(duì)透露，這種設(shè)計(jì)可使AI運(yùn)算中的數(shù)據(jù)傳輸路徑縮短90%以上，理論上能將內(nèi)存訪問(wèn)延遲降低至現(xiàn)有架構(gòu)的十分之一，同時(shí)減少約30%的功耗。對(duì)于需要處理萬(wàn)億參數(shù)級(jí)模型的AI訓(xùn)練場(chǎng)景，這種效率提升將顯著緩解主GPU的運(yùn)算壓力，為構(gòu)建更緊湊的AI加速卡提供可能。

然而該技術(shù)落地面臨雙重挑戰(zhàn)。首先，HBM基底裸片采用硅通孔（TSV）工藝制造，其內(nèi)部可用空間僅相當(dāng)于普通GPU芯片的1/20，如何在此極限條件下實(shí)現(xiàn)GPU核心的微型化集成成為首要難題。其次，GPU運(yùn)算單元的功耗密度是傳統(tǒng)存儲(chǔ)芯片的20倍以上，在如此狹小的空間內(nèi)解決供電穩(wěn)定性與熱管理問(wèn)題，需要突破現(xiàn)有芯片封裝技術(shù)的物理極限。

行業(yè)觀察家認(rèn)為，若該技術(shù)突破瓶頸實(shí)現(xiàn)商用，可能引發(fā)AI硬件領(lǐng)域的范式變革。存儲(chǔ)器與計(jì)算單元的深度融合，不僅將重塑數(shù)據(jù)中心架構(gòu)，更可能推動(dòng)邊緣計(jì)算設(shè)備向更小型化、低功耗方向發(fā)展。目前三星電子已組建跨部門(mén)研發(fā)團(tuán)隊(duì)，針對(duì)3D封裝技術(shù)展開(kāi)預(yù)研，而SK海力士則側(cè)重于開(kāi)發(fā)耐高溫的新型基底材料。