近期，AMD下一代Zen 6處理器架構的核心細節逐步被披露。據技術分析者@InstLatX64從AMD更新的核心代碼中推斷，Zen 6架構的ID編號為B80F00，并確認該架構將采用臺積電2nm制程技術，不過低功耗版本除外。
從代號信息來看，Zen 6架構將推出三種版本，分別為Classic Zen 6、Dense Zen 6c和LPE Zen 6，不同版本在核心數量、緩存容量以及應用場景上存在顯著差異。
Classic Zen 6作為標準版架構，將應用于代號為Venice、Medusa Point、Medusa Halo、Gator Range和Olympic Range的處理器。其中，Olympic Range采用AM5接口，主要面向桌面Ryzen處理器市場；Venice則定位為服務器EPYC處理器；其余代號對應的是移動版處理器。
在CCX規格方面，Classic Zen 6架構選擇維持單個CCX的核心數量不變，仍為12核心，但將L3緩存容量從Zen 5架構的32MB提升至48MB，增幅達50%。這意味著，如果下一代桌面處理器繼續采用2顆CCX的設計方案，其最大核心數量將保持在24核，但總L3緩存容量將從目前的64MB提升至96MB。對于X3D版本處理器而言，即使僅額外堆疊64MB緩存，其總緩存容量也將從現有的128MB提升至160MB。
與Classic Zen 6不同，Dense Zen 6c架構展現了極高的設計密度。該版本單CCX的核心數量將大幅增加至32顆，同時L3緩存容量高達128MB。不過，Dense Zen 6c架構僅規劃用于代號為Venice的EPYC服務器處理器。據傳聞，其中一款Zen 6c EPYC處理器將由8組CCX組成，有望實現256核心和1024MB（1GB）的L3緩存容量。相比之下，目前最高端的EPYC 9965處理器僅有192核和384MB L3緩存。
關于低功耗版本LPE Zen 6，目前公開的信息尚不完整。據推測，該版本將采用臺積電3nm制程技術，主要面向入門級移動設備或嵌入式裝置市場，單CCX的核心數量最多為4顆。
