在全球半導體產業向更精密制程邁進的背景下，日本大日本印刷株式會社（DNP）近日宣布突破性成果：成功研發出線寬僅10納米的納米壓?。∟IL）光刻模板，該技術可實現相當于1.4納米級邏輯半導體的圖形化加工，為智能手機、數據中心及NAND閃存等設備的芯片微型化提供新方案。這項成果將于2025年12月17日至19日在東京國際展覽中心舉辦的日本國際半導體展（SEMICON Japan 2025）上首次公開亮相。
隨著人工智能、5G等新興技術對算力需求的爆發式增長，半導體行業正面臨雙重挑戰：一方面需要持續推進制程微縮，另一方面需應對EUV光刻技術帶來的高昂成本。目前主流的極紫外（EUV）光刻設備單價高達1.5億美元，其生產線的建設與運營成本居高不下，且曝光環節的能耗問題日益凸顯。在此背景下，日本廠商佳能自2013年起與DNP展開深度合作，共同探索納米壓印技術的產業化路徑。
與傳統光學投影式光刻不同，納米壓印技術采用類似印刷的物理壓印方式，通過單次壓印即可在晶圓表面形成復雜2D/3D電路結構。佳能2023年推出的FPA-1200NZ2C設備已驗證該技術可支持5納米制程，且設備采購成本較EUV光刻機降低90%，制造環節能耗更可減少約九成。佳能首席執行官御手洗富士夫曾公開表示，其納米壓印設備價格將控制在ASML EUV光刻機的十分之一水平。
技術突破的關鍵在于模板制造精度。DNP采用的自對準雙重圖案化（SADP）技術，通過薄膜沉積與蝕刻工藝使圖案密度翻倍，最終實現10納米線寬的突破。這項成果意味著納米壓印技術可替代部分EUV工藝，甚至在特定場景下取代更先進的High NA EUV設備。據技術文檔顯示，該模板采用1:1尺寸傳遞模式，雖在20納米以下制程需依賴多光束電子束寫入機（MBMW）支持，但已顯著降低缺陷率與制造成本。
在環保與經濟性雙重驅動下，DNP的解決方案正獲得行業關注。其開發的超精細半導體工藝可將功耗降至傳統ArF/浸沒式DUV及EUV工藝的十分之一。目前該公司已啟動客戶評估流程，計劃于2027年實現量產，并設定2030財年NIL業務銷售額增長40億日元的目標。業內分析認為，當制程推進至埃米級時，納米壓印技術的成本優勢將進一步放大，可能重塑高端半導體制造格局。
這項突破的背后是DNP長達二十年的技術積累。自2003年啟動NIL模板研發以來，該公司通過直接壓印轉移電路圖案的技術路線，逐步構建起獨特的技術壁壘。此次10納米線寬模板的誕生，不僅驗證了物理壓印方式在先進制程的可行性，更為半導體產業提供了除EUV之外的第二條技術路徑選擇。隨著全球主要經濟體對芯片自主可控的需求上升，納米壓印技術有望在特定領域形成差異化競爭優勢。
